解碼設定
通道設定:
CS:預設為開啟,當CS edge falling,開始擷取資料,可自定義是否使用。
CLK:DUT 的 Clock 通道。
D0-D7:可自定義資料通道。
Significant Bit(D0):D0 為資料排列的 MSB 或 LSB,
以 Bus Width = 4 MSB 為例,Byte 組合方式為 D0 D1 D2 D3 D0 D1 D2 D3。
以 Bus Width = 4 LSB 為例,Byte 組合方式為 D3 D2 D1 D0 D3 D2 D1 D0。
Latch Edge:可選擇 Rising/Falling/Both 當作資料的採集位置。
Bus Width:可選擇資料 1, 2, 4, 8 線。
Report Column:Report 呈現方式,可選擇 8/16 欄位。