解码设置
通道设置:
CS:默认开启,当CS边沿下降时,开始采集数据,可自定义是否使用。
CLK:DUT 的 Clock 通道。
D0-D7:可自定义数据通道。
Significant Bit(D0):D0 为数据排列的 MSB 或 LSB,
以 Bus Width = 4 MSB 为例,Byte 组合方式为 D0 D1 D2 D3 D0 D1 D2 D3。
以 Bus Width = 4 LSB 为例,Byte 组合方式为 D3 D2 D1 D0 D3 D2 D1 D0。
Latch Edge:可选择 Rising/Falling/Both 作为数据的采集位置。
Bus Width:可选择数据 1, 2, 4, 8 线。
Report Column:Report 呈现方式,可选择 8/16 列。